Vielversprechende Renditen für die KI-Lösungssuite Synopsys.ai

Synopsys verzeichnet eine starke Nachfrage nach seinen neueren KI-Technologien in den Bereichen Test, Verifizierung, Fertigung und analoge Migration sowie den anhaltenden Bedarf an Designoptimierung (DSO.ai).

Synopsys war das erste Unternehmen für Electronic Design Automation (EDA), das KI bereitstellte, um das physische Design von Chips zu beschleunigen. Das Unternehmen hat diesen KI-Ansatz kürzlich auf andere Geschäftsbereiche ausgeweitet, wie wir nach dem letzten Treffen der Synopsys Users Group (SNUG) im April berichteten. Jetzt teilt das Unternehmen die Vorteile, die seine Kunden durch den Einsatz von Tools für Chiptests, Verifizierung und analoge Migration erzielt haben.

Shankar Krishnamoorthy, GM der Synopsys EDA Group.

„Mit Synopsys.ai ist das Ganze mehr als die Summe seiner Teile“, sagte Shankar Krishnamoorthy, GM der Synopsys EDA Group. „Da der Chip-Entwicklungsablauf mehrere Schritte umfasst, sind die Ergebnisse umso besser, je enger die KI-gesteuerten Lösungen integriert sind. Mit den KI-Lösungen von Synopsys konnten Kunden eine mehr als dreifache Produktivitätssteigerung und eine bis zu 20 % bessere Ergebnisqualität bei geringerem Gesamtressourcenverbrauch verzeichnen. Und wir fangen gerade erst an.“

In den jüngsten Ankündigungen von Synopsys, darunter einem Juli-Blog mit dem Titel „How STMicroelectronics and Microsoft are Use AI-Driven Technology to Optimize PPA“, meldet Synopsys erste positive Ergebnisse von Kunden, die die gesamte Suite an KI-Tools nutzen:

Wie wir wissen, dringt KI in jede Branche vor – auch in die Welt des Chipdesigns – und das aus gutem Grund. KI ermöglicht schnellere Prozesse, verbessert die Entscheidungsfindung, reduziert menschliche Fehler, unterstützt bei alltäglichen und sich wiederholenden Aufgaben und mehr. Angesichts der zunehmenden Designkomplexität und der immer kleiner werdenden Marktfenster sind neue Ansätze im Chipdesign erforderlich, um die Nachfrage nach Silizium zu decken, das Rechenzentren der nächsten Generation, medizintechnische Geräte und die neuesten Smartphone-Modelle antreiben und globale Probleme wie den Klimawandel angehen kann und Energieeffizienz.

Die Kosten für das Hardware-Design steigen erheblich, da die Chip-Design- und Herstellungskosten mit zunehmender Komplexität steigen. Für die Fertigung auf den fortschrittlichsten Prozessknoten sehen Designer zwei- bis dreimal höhere Preise als bei früheren Generationen. Wie Sie unten sehen können, kostet die Entwicklung eines 5-nm-Chips laut McKinsey & Company durchschnittlich 540 Millionen US-Dollar und die Fertigstellung dauert 864 Tage. Bei dieser Steigerungsrate werden die Kosten schnell in Richtung einer Milliarde US-Dollar steigen, wodurch die Chipentwicklung für viele Unternehmen unerreichbar wird.

Die Kosten für die Chipentwicklung explodieren.

Vor fast drei Jahren war Synopsys das erste EDA-Unternehmen, das KI in seiner Design Space Optimization-Anwendung einführte, und die Kunden übernahmen schnell die auf Verstärkungslernen basierende Lösung, um das physische Chip-Design und das Back-End-Layout zu beschleunigen und die Qualität der Ergebnisse zu verbessern. Die Ergebnisse waren beeindruckend und die Entwicklungszeit konnte von vielen Monaten auf einige Wochen verkürzt werden. Da mehr als 240 Produktionsdesigns in die Fertigung übergegangen sind, hat sich der Einsatz von KI für das Chipdesign schnell von einer relativ esoterischen Idee zum neuen Standard entwickelt.

Die Synopsys.ai-Suiten von KI-Tools.

„Erhöhte Komplexität, technische Ressourcenbeschränkungen und engere Lieferfenster stellen eine Herausforderung dar. Ein vollständig KI-gesteuerter EDA-Software-Stack kann dies bewältigen“, fügte Krishnamoorthy hinzu. „Mit Synopsys.ai-Lösungen ist die Fähigkeit unserer Kunden, Designlösungsräume über mehrere Domänen hinweg zu durchsuchen, auf Hochtouren.“ . Sie finden optimale Ergebnisse viel schneller, da die .ai von Lauf zu Lauf lernt, und es verändert ihre Fähigkeit, strenge Design- und Produktivitätsziele zu erreichen und zu übertreffen.“

Jetzt sind Synopsys und seine Kunden mit Synopsys.ai in der Lage, die Anwendbarkeit von KI auf den gesamten Chip-Design-Prozess auszudehnen und die Verbesserungen gegenüber der herkömmlichen Technik zu quantifizieren. Im Bereich der Verifizierung, einem Prozess, der Konstruktionsfehler in einem Chip identifiziert und korrigiert, bevor dieser in die Fertigung geht, konnten Renesas und andere Kunden feststellen, dass die Qualität der Ergebnisse mit weitaus weniger Tests zunahm; Beispielsweise 1000 Tests gegenüber 14.000 Tests, um die gleiche Abdeckung zu erreichen.

„Mit unserer KI-basierten Lösung zum Abschluss der Verifizierungsabdeckung und zum Testen der Regressionsanalyse sehen unsere Kunden sehr dramatische Verbesserungen bei der Zeit bis zur Abdeckung“, sagte Krishnamoorthy. „Das gesamte Profil dieses Abdeckungserreichungskerns ändert sich aufgrund der Leistungsfähigkeit der Reinforcement-Learning-Engine dramatisch.“

Bei mehreren Kunden und Designsegmenten ist die Anzahl der Testmuster um 20 % zurückgegangen, was sich direkt in direkten Kosteneinsparungen niederschlägt und den Zeitaufwand für den Tester verringert.

Heutige Designs bestehen üblicherweise aus einer Mischung aus analogen und digitalen Komponenten. Wie können analoge Designer mit ihren digitalen Pendants mithalten und schnell von Knoten zu Knoten vorankommen? Die Antwort liegt in Automatisierung und KI.

Die Möglichkeit, schnell von einem Prozessknoten zu einem anderen oder zwischen Knoten verschiedener Gießereien zu migrieren, ist eine Möglichkeit, den Versorgungsfluss aufrechtzuerhalten und gleichzeitig die PPA zu optimieren. Dies ist auf der analogen Seite leichter gesagt als getan, wo die Knotenmigration ein manueller, zeitaufwändiger Vorgang sein kann.

KI und Automatisierung können jedoch einige der Design- und Verifizierungsherausforderungen der analogen Welt bewältigen und so einen analogen Engpass verhindern, der möglicherweise das gesamte Design zum Erliegen bringen könnte. Viele unserer Kunden freuen sich, die Synopsys Analog Design Optimization Solution nutzen zu könnenfür eine schnelle Migration zwischen Prozessknoten in einem automatisierten Ablauf, mit KI-gesteuerten Funktionen, die Zeit und Aufwand sparen, um weiterhin den Bedarf an leistungsstarken Siliziumchips zu decken.

Und die Testkosten konnten bei mehreren Kunden und Designsegmenten um 20 % gesenkt werden. Analoges Design ist der neueste Bereich, in dem KI im Vergleich zu normalen Prozessen bessere Ergebnisse gezeigt hat. Insbesondere konnten die Kunden von Synopsys einen Großteil der Arbeit automatisieren, die für die Migration analoger Designschemata und -layouts in neue Fertigungsprozesse erforderlich war.

Synopsys ist führend im EDA-Bereich bei der Bereitstellung und Einführung von KI, um das Chip-Design zu beschleunigen und die Kosten durch die Automatisierung zeitaufwändiger Aktivitäten zu senken, wodurch Designingenieure mehr Zeit haben, sich auf die anspruchsvollere Aufgabe der Designinnovation zu konzentrieren. Kunden können bessere Chips zu geringeren Kosten produzieren, indem sie die Verstärkungslerntools von Synopsys auf den gesamten Design-Stack ausweiten. Da der Chip-Entwicklungsablauf mehrere Schritte umfasst, sind die Ergebnisse umso besser, je enger die KI-gesteuerten Lösungen integriert sind.

Offenlegung : Dieser Artikel gibt die Meinung des Autors wieder und stellt keine Kaufempfehlung oder Investition in die genannten Unternehmen dar. Meine Firma, Cambrian-AI Research, hat das Glück, viele Halbleiterfirmen zu unseren Kunden zu zählen, darunter BrainChip, Cadence, Cerebras Systems, Esperanto, IBM, Intel, NVIDIA, Qualcomm, Graphcore, SiMa,ai, Synopsys, Tenstorrent und Ventana Microsystems. Wir haben keine Anlagepositionen in einem der in diesem Artikel genannten Unternehmen. Weitere Informationen finden Sie auf unserer Website unter https://cambrian-AI.com.